|
메모리 세그먼트메모리 세그먼트 방식(Memory segmentation)은 메모리 보호를 수행하는 가장 일반적인 방법 가운데 하나이다. 또다른 방식으로는 페이징이 있다. 세그먼트를 사용하는 컴퓨터 시스템에서 메모리 위치를 참조하는 명령어 피연산자는 세그먼트와 그 세그먼트 안의 오프셋을 증명하는 값을 포함하고 있다. 이러한 이용은 인텔 8086, 인텔 8088과 같은 초기 x86 프로세서에 쓰인 메모리 세그먼트의 이용과 혼동해서는 안 된다. 왜냐하면 이들은 어떠한 보호 기능도 제공하지 않았기 때문이다. (어떠한 프로그램도 제한 없이 세그먼트에 쉽게 접근할 수 있었고 세그먼트는 64 KiB라는 고정 길이와 시작 위치로만 구성되어 있었다.) 인텔 80286 이후의 메모리 세그먼트 방식에는 보호 기능이 제공된다. 세그먼트 번역프로세서가 Logical Address를 번역하여 원하는 Linear Address에 참조하기 위해 사용하는 자료구조는 다음과 같다:
Descriptors세그먼트에 대한 정보를 가지고 있는 64비트 크기의 자료구조이며, 세그먼트의 시작 주소, 세그먼트의 크기, 접근 권한, 세그먼트의 유형 등의 정보를 담고 있다. 전체 64비트 중 32비트는 세그먼트의 시작 주소(0~0xFFFFFFFF)를 가리킨다. 20비트는 세그먼트의 크기(0~4GiB)를 가리키며, 옵션에 따라 단위를 1Byte로 설정할 경우 최대 1MiB, 단위를 4KiB로 설정할 경우 최대 4GiB까지 설정할 수 있다. Descriptor Tables8192(213)개의 Descriptors를 모아 둔 테이블이며, 이 테이블의 시작 주소는 GDTR(Global Descriptor Table Register) 또는 LDTR(Local Descriptor Table Register)에 저장된다. SelectorsDescriptor를 가리키는 16비트 크기의 자료구조이며, 전체 16비트 중 13비트는 Descriptor의 Index를 가리킨다. 1비트는 GDT(Global Descriptor Table)인지 LDT(Local Descriptor Table)인지를 결정한다(1이면 LDT, 0이면 GDT). 2비트는 접근 권한을 가리킨다. Segment Registers에 저장된다. Linear Address에 접근Descriptors, Descriptor Tables, Selectors를 이용해 프로세서가 Linear Address에 접근하는 과정은 다음과 같다:
참고 문헌
Copyright © 1997–2008 Intel Corporation http://www.intel.com/products/processor/manuals/index.htm
Publisher: Prentice Hall ISBN 0-13-147954-7 ISBN 978-0-13-147954-8 같이 보기 |
