Search Results: SSSE3


Liste der AMD-Ryzen-Prozessoren
Rabu, 2026-08-12 05:30:58

Anweisungen) pro Kern. L2-Cache: 512 KB pro Kern. MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, CLMUL, AES-NI, AVX, AMD64, NX-Bit, SMP, OPM und...

Click to read more »
Intel Atom
Kamis, 2026-04-23 21:02:24

unterstützten Hyper-Threading und Streaming SIMD Extensions (SSE-Befehle) bis SSSE3. Der Prozessor wurde am 2. April 2008 auf dem Intel Developer Forum in Shanghai...

Click to read more »
Supplemental Streaming SIMD Extensions 3
Senin, 2022-02-07 04:11:48

SSSE3 (Supplemental Streaming SIMD Extensions 3) bezeichnet die mit Intels Core-Architektur eingeführten Erweiterungen des SSE3-Befehlssatzes. Firmenintern...

Click to read more »
AMD FX
Sabtu, 2026-07-25 06:15:19

2048 KiB L3-Cache: 8 MiB mit Northbridge-Takt (2,4 GHz) MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.2, AVX, AES, FMA3, FMA4, XOP, AMD64, Cool’n’Quiet 3.0, NX-Bit...

Click to read more »
Intel Core 2
Rabu, 2025-10-29 16:18:04

komplett freigeschaltet) Alle Modelle unterstützen: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, IVT Core-2-Duo-Modelle der E6x50-Serie unterstützen...

Click to read more »
Intel-Sandy-Bridge-Mikroarchitektur
Sabtu, 2026-04-25 06:13:42

mit Prozessortakt L3-Cache: 3 MiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, SSE4.2, Intel 64, EIST, XD-Bit, IVT, AVX, SMT. Core i5-CPUs haben zusätzlich...

Click to read more »
Intel-Haswell-Mikroarchitektur
Selasa, 2026-08-11 23:16:36

256 KiB mit Prozessortakt L3-Cache: 2 MiB bis 8 MiB MMX, SSE, SSE2, SSE3, SSSE3, SSE4.2, Intel 64, EIST, XD-Bit, IVT, AES-Instruktionen, AVX, AVX2, SMT...

Click to read more »
Intel Pentium Dual-Core (Desktop)
Rabu, 2025-10-29 16:12:12

Instruktionen) L2-Cache: 1024 KiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit Sockel 775, AGTL+ mit 200 MHz FSB (quadpumped: FSB800)...

Click to read more »
AMD Fusion
Selasa, 2026-06-16 14:18:36

Prozessor als auch für den Grafikkern. Alle Modelle bieten: SSE, SSE2, SSE3, SSSE3, SSE4a, NX Bit, AMD64, PowerNow!, AMD-V Speicherunterstützung: DDR3-SDRAM...

Click to read more »
Modellnummern von Intel-Prozessoren
Jumat, 2025-10-17 19:27:17

und SSSE3. Alle Prozessoren besitzen MMX, SSE, SSE2 und SSE3. Alle Prozessoren mit Intel-Core-Mikroarchitektur besitzen MMX, SSE, SSE2, SSE3 und SSSE3 Hinweise:...

Click to read more »
Intel Xeon (Core)
Selasa, 2026-04-14 19:58:23

Instruktionen) L2-Cache: 4096 KiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit, VT LGA771, AGTL+ mit 266 oder 333 MHz FSB (quadpumped...

Click to read more »
Intel-Nehalem-Mikroarchitektur
Jumat, 2026-07-10 20:43:28

mit Prozessortakt L3-Cache: 4096 KiB mit QPI-Takt MMX, SSE, SSE2, SSE3, SSSE3, SSE4.2, Intel 64, EIST, XD-Bit, IVT, SMT. Nur bei Core i5-Modellen freigeschaltet:...

Click to read more »
Intel Xeon (Nehalem)
Selasa, 2026-04-14 19:58:56

Prozessortakt L3-Cache: 8192 KiB mit Northbridge-Takt MMX, SSE, SSE2, SSE3, SSSE3, SSE4.2, Intel 64, Hyper-Threading, EIST, XD-Bit, IVT, TXT Sockel 1366...

Click to read more »
Netwide Assembler
Selasa, 2025-10-14 21:38:29

x86- und x64-Architekturen. Er unterstützt die MMX-, SSE-, SSE2-, SSE3-, SSSE3-, SSE4-, SSE5, AVX- und 3DNow-Erweiterungen von moderneren AMD- und Intel-Prozessoren...

Click to read more »
Flynnsche Klassifikation
Kamis, 2023-02-16 13:29:52

Data-Einheiten Stand der Technik: Siehe auch: MMX, SSE, 3DNow, AltiVec, SSE2, SSE3, SSSE3, SSE4, SSE5 und AVX. Feldrechner – mehrere Recheneinheiten berechnen parallel...

Click to read more »
Intel-Skylake-Mikroarchitektur
Sabtu, 2026-04-25 06:20:57

Skylake-Prozessoren unterstützen die Befehlssätze MMX, AES-NI, Intel 64, SSE, SSE2, SSE3, SSSE3, SSE4, SSE4.1, SSE4.2 und SGX, Prozessoren ab i3 zusätzlich auch AVX und...

Click to read more »
AMD Athlon II
Kamis, 2025-03-13 04:16:18

Instruktionen L2-Cache: je Modul 2048 kB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.2, AVX, AES-NI, FMA3, FMA4, XOP, AMD64, Cool’n’Quiet 3.0, NX-Bit...

Click to read more »
Liste der AMD-Opteron-Prozessoren
Jumat, 2025-10-17 21:03:00

Kernen) L3-Cache: 4 MB oder 8 MB mit Northbridge-Takt MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, CLMUL, AES-NI, AVX, XOP, FMA4, AMD64, NX-Bit, SMP...

Click to read more »
Intel Celeron Dual-Core
Rabu, 2025-10-29 16:16:16

Instruktionen) L2-Cache: 512 KiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit Sockel 775, AGTL+ mit 200 MHz FSB (quadpumped: FSB800)...

Click to read more »
Intel Celeron M
Minggu, 2018-12-23 04:49:52

Instruktionen) L2-Cache: 1024 KiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD-Bit Sockel M, AGTL+ mit 133 MHz (quadpumped, FSB 533) Betriebsspannung...

Click to read more »
Streaming SIMD Extensions
Sabtu, 2025-07-12 00:19:10

führte seit ca. SSE3 zu inkompatiblen Erweiterungen von SSE. SSE2, SSE3, SSSE3, SSE4, SSE4a und SSE5 sind jüngere Erweiterungen bzw. Erweiterungsvorschläge...

Click to read more »
X64
Selasa, 2026-06-16 05:11:06

64-Bit-x86-Architektur; sie beinhaltet u. a. SSE2 x86-64-v2 – nutzt SSE4.2 und SSSE3 sowie die Instruktionen POPCNT und CMPXCHG16B x86-64-v3 – beinhaltet zusätzlich...

Click to read more »
Intrinsische Funktion
Senin, 2026-05-25 15:54:36

intrinsische Funktionen, die direkt auf SIMD-Instruktionen (MMX, SSE, SSE2, SSE3, SSSE3, SSE4) der x86-Prozessoren abbilden. In den neueren Versionen der Microsoft-Compiler...

Click to read more »
X86-Architektur
Jumat, 2025-12-19 20:00:08

(überschlagen) Befehlssatz Instruktionen Anzahl Summe x86 (Basis) 80 80 MMX 57 140 SSE 70 200 SSE2 144 350 SSE3 13 360 SSSE3 16 380 SSE4 54 430 SSE5 47 480...

Click to read more »
Intel Pentium Dual-Core (Mobil)
Sabtu, 2024-08-03 13:56:57

Instruktionen) L2-Cache: 1024 KiB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, EIST, XD-Bit Sockel P, AGTL+ mit 133 oder 166 MHz FSB (quadpumped:...

Click to read more »
Microsoft Macro Assembler
Minggu, 2026-03-01 13:44:49

Befehlssätze unterstützt: x86-Architektur, x87-fpu, MMX, 3DNow, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, SSE4.A, VMX, AVX, AVX2, AES-NI, CVT16, FMA3 und FMA4. Ab...

Click to read more »
Intel-Core-Mikroarchitektur
Minggu, 2024-11-10 13:40:07

SSE3-Befehle in nur einem Taktzyklus verarbeitet werden. Außerdem wurden noch neue SSSE3-Befehle integriert. Dieses Feature beschreibt Intel als „Advanced Digital...

Click to read more »
Intel Celeron (Core)
Minggu, 2025-03-30 17:34:33

Instruktionen) L2-Cache: 512 KB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, XD-Bit, Intel 64 LGA775, AGTL+ mit 200 MHz Front Side Bus (quadpumped,...

Click to read more »
Intel-Atom-Mikroarchitektur
Jumat, 2025-04-18 23:58:37

32 Bit beschränkt. Die Befehlssatzerweiterungen MMX, SSE, SSE2, SSE3 und SSSE3 sind implementiert. Silvermont brachte zusätzlich die Unterstützung von...

Click to read more »
VIA Nano
Minggu, 2025-12-28 15:24:26

Instruktionen) L2-Cache: 1024 KB mit Prozessortakt MMX, SSE, SSE2, SSE3, SSSE3, AMD64, NX-Bit, Intel VT (ab Stepping 3, davor deaktiviert) VIA PadLock:...

Click to read more »
Intel C++ Compiler
Rabu, 2025-04-23 14:19:39

Extensions 3 (Intel® SSE3), and Supplemental Streaming SIMD Extensions 3 (Intel® SSSE3) instruction sets and other optimizations.” – Intel Intel Fortran Compiler...

Click to read more »